### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

## (11)特許出願公開番号

# 特開平9-181571

(43)公開日 平成9年(1997)7月11日


| (51) Int.Cl. <sup>8</sup> |      | 識別記号         | 庁内整理番号                 | FΙ                                       |         |           | 技術表示箇所      |
|---------------------------|------|--------------|------------------------|--|---------|-----------|-------------|
| HO3J                      | 3/00 |              |                        | H03J                                     | 3/00    |           |             |
|                           | 5/02 |              |                        |  | 5/02    |           | D           |
| H 0 4 B                   | 1/26 |              |                        | H04B                                     | 1/26    |           | A           |
|                           |      |              |                        | 審査請求                                     | 大請求     | 請求項の数4    | FD (全 16 頁) |
| (21)出願番号 特願平7-351047      |      | (71) 出願人     | 、 000002185<br>ソニー株式会社 |  |         |           |             |
| (22) 出顧日                  |      | 平成7年(1995)12 |                        |  | 別区北品川6: | 丁目 7 番35号 |             |
|                           |      | .,,,         | (72)発明者                | 予 富山 均<br>東京都品川区北品川6丁目7番35号 ソニ<br>一株式会社内 |         |           |             |
|                           |      |              |                        | (74)代理人                                  | . 弁理士   | 佐藤 正美     |             |

## (54) 【発明の名称】 A/D変換回路および可変容量回路

## (57)【要約】

【課題】 I C化が容易な可変容量回路およびこれに用いられるA/D変換回路を提供する。

【解決手段】 複数の容量  $11 \sim 14$  と、これら複数の容量  $11 \sim 14$  を用いた総合容量の値を変更するための複数のスイッチ  $SW1 \sim SW4$  と、入力制御電流 ICN Tの値に基づいて、複数のスイッチのそれぞれのオン・オフ状態を制御して、前記総合容量の値を決め、同調周波数を決定するスイッチ制御回路とからなる。このスイッチ制御回路が、入力制御電流 ICNT をA/D 変換するA/D 変換回路 15 で構成される。このA/D 変換回路 15 の各ビット出力により、複数のスイッチ SW4 のそれぞれをオン・オフ制御する。



#### 【特許請求の範囲】

【請求項1】入力電流をA/D変換するA/D変換回路 であって、

ビット数分の基準電流源と、

ビット数分の比較回路と、

最下位ビットを除く各ビットごとに設けられ、前記入力 電流あるいは1ビット上位における後記絶対値回路の出 力との差分を得る減算回路と、

最下位ビットを除く各ビットごとに設けられ、前記減算 回路の結果を絶対値化する絶対値回路と、

最上位ビットを除く各ビットごとに設けられ、前記各ビ ットの比較回路の出力と、そのビットよりも1ビット上 位のビットの比較回路の出力とを入力とするイクスクル ーシブオア回路とを備えるA/D変換回路。

【請求項2】請求項1に記載のA/D変換回路におい て、PNPトランジスタと、NPNトランジスタとを直 列に接続し、それらトランジスタがBクラス動作するよ うにバイアスする回路構成を用いたことを特徴とするA /D変換回路。

【請求項3】複数の容量と、これら複数の容量を用いた 総合容量の値を変更するための複数のスイッチと、入力 制御電流の値に基づいて、前記複数のスイッチのそれぞ れのオン・オフ状態を制御して、前記総合容量の値を決 めるためのスイッチ制御回路とを備え、

前記スイッチ制御回路が、前記入力制御電流をA/D変 換するA/D変換回路で構成され、このA/D変換回路 の各ビット出力により、前記複数のスイッチのそれぞれ をオン・オフ制御するようにしたことを特徴とする可変 容量回路。

【請求項4】請求項3に記載の可変容量回路において、 前記A/D変換回路が、

ビット数分の基準電流源と、

ビット数分の比較回路と、

最下位ビットを除く各ビットごとに設けられ、前記入力 制御電流あるいは1ビット上位における後記絶対値回路 の出力との差分を得る減算回路と、

最下位ビットを除く各ビットごとに設けられ、前記減算 回路の結果を絶対値化する絶対値回路と、

最上位ビットを除く各ビットごとに設けられ、前記各ビ 位のビットの比較回路の出力とを入力とするイクスクル ーシブオア回路とを備えるA/D変換回路で構成される ことを特徴とする可変容量回路。

## 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】この発明は、例えばAMラジ オ受信機の高周波増幅回路の同調回路に適用して好適な 可変容量回路およびこの可変容量回路を構成するのに適 するA/D変換回路に関する。

## [0002]

【従来の技術】スーパーヘテロダイン型のAMラジオ受 信機の構成は、図14に示すようなものである。

【0003】すなわち、アンテナ1でAM放送電波を受 信して得た微弱な信号は高周波増幅回路2で増幅され、

05 この増幅された信号がミキサ回路4で、局部発振回路3 からの局部発振信号と混合されて中間周波信号に周波数 変換される。ミキサ回路4の出力には、中間周波信号以 外の信号成分も含まれるため、ミキサ回路4の出力は中 間周波フィルタ5に供給されて、中間周波信号のみが取 10 り出される。

【0004】この中間周波信号は中間周波増幅回路6で 増幅される。そして、増幅された中間周波信号がAM検 波回路7で検波されて音声信号が復調され、音声増幅回 路8を通じてスピーカ9に供給される。

【0005】中間周波数は固定の値であり、受信周波数 15 は局部発振周波数の値を変えることで決定される。この ため、局部発振回路3には、同調周波数の変えられる同 調回路が設けられる。また、高周波増幅回路2の入力部 には、雑音指数の改善と妨害特性の改善のため同調回路 20 2 Tが設けられる。したがって、高周波増幅回路2の同 調周波数と、局部発振回路3の同調周波数の差が中間周 波数になる。この中間周波数が前述の固定値になるよう に、高周波増幅回路2の同調周波数と、局部発振回路3 の同調周波数とは、連動して変えられて、受信周波数が 25 変えられる。

【0006】このように中間周波数が前述の固定値にな るように、高周波増幅回路2の同調周波数と、局部発振 回路3の同調周波数とを連動して変えることをトラッキ ングという。そして、トラッキングのために、どのよう 30 にして同調周波数を変えるかが、チューニング方式であ る。

【0007】ラジオ受信機のチューニング方式には、ア ナログ方式とデジタル方式とがある。アナログチューニ ング方式は、同調回路にバリアブルコンデンサ(以下、 35 バリコンという)を使用したもので、チューニングつま みを回すことにより、高周波増幅回路の同調周波数と局 部発振回路の同調周波数とを連続的に可変させて、希望 する受信周波数を選択する。

【0008】デジタルチューニング方式は、高周波増幅 ットの比較回路の出力と、そのビットよりも1ビット上 40 回路2の同調回路をバーアンテナと可変容量ダイオード (バリキャップ) とで構成し、局部発振回路3の発振器 の同調回路をコイルと可変容量ダイオードとにより構成 する。そして、局部発振回路3をPLLの構成として、 その発振器を可変周波数発振回路(以下VCOという)

45 とし、このVCOに供給する制御電圧VCを、PLLを 構成する可変分周器の分周比Nを変えることで変える。 この制御電圧VCにより、局部発振周波数および高周波 同調周波数を変え、例えばAM放送のラジオ受信機であ れば、9kHzあるいは10kHzおきに離散的に受信

50 周波数を変え、希望する放送周波数を選択する。前記分

周比Nは、例えばマイクロコンピュータから与えられ る。

【0009】このデジタルチューニング方式の場合、希 望する放送局の受信周波数をミキサ回路4で中間周波数 に変換するための局部発振周波数を得るための分周比N を、例えばボタンに対応してメモリにプリセットしてお くことにより、当該ボタンを押すだけで、希望する受信 周波数の放送を選局することができ、アナログ方式のよ うなチューニングつまみによる微調整を必要としないの で、使い勝手が良いという特徴がある。また、デジタル 10 り、調整が厄介であるという問題もあった。 チューニング方式のラジオ受信機は、IC化も容易にな るというメリットがある。

【0010】このため、ラジオ受信機の分野において は、アナログチューニング方式から、デジタルチューニ ング方式へとチューニング方式は変化してきている。

【0011】図15は、従来のデジタルチューニング方 式のAMラジオ受信機におけるトラッキングを説明する ための図で、図14のアンテナ1~ミキサ回路4の部分 を示す図である。

【0012】すなわち、図15において、コイル1Lは バーアンテナ1を示している。高周波増幅回路2は、増 幅器2Aと、同調回路を構成するバーアンテナとしての コイル1 Lおよび可変容量ダイオード2 Cとからなって いる。また、局部発振回路3は、発振器3Aと、この発 振器3Aの同調回路を構成するコイル3Lおよび可変容 量ダイオード3Cとからなっている。

【0013】そして、制御電圧VCが、抵抗2Rを介し て可変容量ダイオード2Cに印加されると共に、抵抗3 Rを介して可変容量ダイオード3Cに印加されることに より、高周波増幅回路2の同調周波数と、局部発振周波 数とが連動して変わるようにされている。

【0014】そして、前述したように、高周波増幅回路 2の増幅器2Aの出力信号と、局部発振回路3からの局 部発振信号とが、ミキサ回路4に供給されて、中間周波 信号に周波数変換される。

### [0015]

【発明が解決しようとする課題】ところで、AMラジオ 受信機の図14の回路構成をIC化する場合、上述した 高周波増幅回路2の同調回路および局部発振回路3の発 振器3Aの同調回路を構成する可変容量ダイオード2 C、3C、コイル2L、3L、抵抗R2、R3等は、I Cの外付け部品となる。

【0016】また、可変容量ダイオードに供給する制御 電圧は比較的大きい電圧であるため、この可変容量ダイ オードに印加する制御電圧を作り出すために電圧昇圧回 路を必要としていた。

【0017】このように、従来の回路は、IC化したと きに、外付け部品点数が多く、特に、可変容量ダイオー ドは高価であり、また、電圧昇圧回路を必要とするた め、アナログチューニング方式に比べ、製造コストが高 50 いて、図を参照しながら説明する。

くなってしまうという問題があった。

【0018】また、制御電圧VCをICに外付けの抵抗 R2およびR3を通じて高周波増幅回路2の同調回路お よび局部発振回路の発振器の同調回路に供給するため、 ICに同調周波数の制御端子が2個必要になる。そし て、同調周波数を連動して変えるようにするために、製 造時に、いわゆるトラッキング調整が必要になるが、高 周波増幅回路2の同調回路と、局部発振回路の発振器の 同調回路とで、それぞれ独立して調整を行う必要があ

【0019】以上の問題を解決するためには、高周波同 調回路として、可変容量ダイオードを用いず、IC化が 容易な構成とする必要がある。

【0020】この発明は、以上の点にかんがみ、高周波 15 同調回路として好適であり、IC化が容易な可変容量回 路およびこの可変容量回路を構成するために好適なA/ D変換回路を提供することを目的としている。

#### [0021]

【課題を解決するための手段】上記課題を解決するた 20 め、この発明においては、複数の容量と、これら複数の 容量を用いた総合容量の値を変更するための複数のスイ ッチと、入力制御電流の値に基づいて、前記複数のスイ ッチのそれぞれのオン・オフ状態を制御して、前記総合 容量の値を決め、同調周波数を決定するためのスイッチ 25 制御回路とを備え、前記スイッチ回路が、前記入力制御 電流をA/D変換するA/D変換回路で構成され、この A/D変換回路の各ビット出力により、前記複数のスイ ッチのそれぞれをオン・オフ制御するようにした可変容 量回路を提供することを特徴とする。

【0022】そして、特に、前記のA/D変換回路とし て、入力電流をA/D変換するA/D変換回路であっ て、ビット数分の基準電流源と、ビット数分の比較回路 と、最下位ビットを除く各ビットごとに設けられ、前記 入力電流あるいは1ビット上位における後記絶対値回路 35 の出力との差分を得る減算回路と、最下位ビットを除く 各ビットごとに設けられ、前記減算回路の結果を絶対値 化する絶対値回路と、最上位ビットを除く各ビットごと に設けられ、前記各ビットの比較回路の出力と、そのビ ットよりも1ビット上位のビットの比較回路の出力とを 40 入力とするイクスクルーシブオア回路とを備えるものを 使用するとIC化が容易である。

【0023】上述の構成の、この発明による可変容量回 路においては、複数の容量の総合容量を、A/D変換回 路のビット出力によるスイッチ制御により、変えること 45 ができる。

#### [0024]

【発明の実施の形態】以下、この発明による可変容量回 路およびA/D変換回路を、AMラジオ受信機の高周波 増幅回路の同調回路に適用した場合の一実施の形態につ

【0025】図1は、図15と同様に、この実施の形態 のAMラジオ受信機の高周波増幅回路10からミキサ回 路40までの部分のブロック図を示すもので、バーアン テナを構成しているコイル10Lおよび局部発振回路2 0の同調回路を構成するインダクタンス(コイル)20 Lを除き、すべてIC内に構成されているものである。

【0026】この実施の形態においては、高周波増幅回 路10は、増幅器10Aと、バーアンテナのコイル10 Lと共に同調回路を構成する可変容量回路10Cとから なる。この可変容量回路10Cは、複数個、この例では 4個の容量11, 12, 13, 14と、これら4個の容 量11~14のそれぞれを、コイル10Lに対して並列 に接続するか否かを切り換え制御するスイッチSW1, SW2, SW3, SW4と、これらスイッチSW1~S W4のオン・オフを制御する制御信号を構成するスイッ チ制御回路としてのA/D変換回路15とからなる。

【0027】そして、端子30Tを通じてトラッキング 用の制御電圧VCNTが、このICに入力され、電圧電 流変換回路30により電流ICNTに変換される。そし て、この電流 I CNTがスイッチ制御回路としてのA/ D変換回路15でA/D変換され、この回路15から、 この電流ICNTの値に対応した4ビットのデジタル出 カB3, B2, B1, B0が得られる。そして、これら 4ビットのデジタル出力B3~B0のそれぞれにより、 スイッチSW1~SW3がオン・オフ制御される。

【0028】また、局部発振回路20は、この実施の形 態では、自乗掛け算回路21と、容量可変回路22と、 コイル20Lを同調回路に含む発振器23とからなり、 可変容量ダイオードを用いない構成とされている。

【0029】自乗掛け算回路21は、電圧電流変換回路 30からの前記制御電圧VCNTが変換された電流IC NTを受けて、この電流 I CNTを自乗する。容量可変 回路22は、後で詳述するように、この自乗掛け算回路 21からの電流に応じて増幅度 g mが変化する差動増幅 器と抵抗および容量とにより構成される。発振器23 は、この容量可変回路22からなる可変容量とコイル2 OLとで同調回路を構成する。

【0030】なお、端子30Tを通じて入力される制御 電圧VCNTは、前述もしたように、図1のICに対し て外付けとされ、発振器23をその一部に含むPLLに おいて生成される。すなわち、発振器23からの局部発 振信号を可変分周器により分周した周波数信号と、基準 発振器からの基準周波数信号とを位相比較し、その比較 出力をローパスフィルタにより積分して前記制御電圧V

 $ICNT=VCNT\times R5/\{(R5+R6)R3\}$ 

 $=Kr \cdot VCNT$ 

となる。すなわち、出力電流ICNTは、入力制御電圧 VCNTを抵抗で割った値となり、入力制御電圧VCN Tに比例する。(1)式のKrは比例定数である。

CNTを得る。

【0031】以上のように、高周波増幅回路10および 局部発振回路20は可変容量ダイオードを使用しない構 成とされている。

【0032】前述したように、高周波増幅回路10、局 05 部発振回路20および電圧電流変換回路30は、IC化 されている。

【0033】図2は電圧電流変換回路30の部分、図3 は局部発振回路20の部分のIC化回路の具体例を示

し、図2の記号#1~#5と、図3の記号#1~#5の 部分が重なるものである。

【0034】まず、図2の電圧電流変換回路30につい て説明する。この電圧電流変換回路30は、トランジス タP4~P15と、トランジスタQ11, Q12と、抵 15 抗R3~R6とからなる。トランジスタQ11、Q12 および電流源 I 4 は差動増幅器を構成し、トランジスタ P6のベースとトランジスタP11のベースは、この差 動増幅器の入力端に相当する。

【0035】なお、トランジスタP12、Q13、抵抗 20 R 7 および直流電圧源 E 1 は、電圧電流変換回路 3 0 の バイアス電流を生成する回路である。

【0036】そして、端子30Tを通じて制御電圧VC NTが電圧電流変換回路30に入力される。端子30T は、抵抗R5, R6の直列接続を通じて接地されてお

25 り、抵抗R5, R6の接続中点がトランジスタP11の ベースに接続されている。すなわち、差動増幅器の一方 の入力端であるトランジスタ P 1 1 のベースには、制御 電圧VCNTを抵抗R5, R6で分圧した電圧が印加さ れる。

【0037】差動増幅器においては、トランジスタQ1 2のコレクタから出力電流が取り出されるが、このトラ ンジスタQ12のコレクタは、トランジスタP5のベー スに接続されているので、トランジスタP5には、トラ ンジスタQ12に流れる電流に応じた電流が流れる。こ 35 のトランジスタ P 5 を流れる電流が、電圧電流変換回路 30の出力電流 ICNTである。

【0038】この場合、このトランジスタQ12に流れ る出力電流は、この差動増幅器の負入力側に帰還されて おり、これにより、トランジスタQ11, Q12のベー 40 ス電位は、同電位になり、入力トランジスタP11, P 6のベース電位も同電位になるように働く。

【0039】そして、トランジスタP5のエミッタ側に は、トランジスタP4を介して抵抗R3が接続されてい るので、出力電流ICNTは、

... (1)

5とカレントミラーの関係のトランジスタP13および トランジスタP14、P15を介してスイッチ制御回路 としてのA/D変換器15に供給される。

【0040】この出力電流ICNTは、トランジスタP 50 【0041】また、出力電流ICNTは、トランジスタ

P5とカレントミラーの関係を有し、エミッタ面積が標 準トランジスタP5の5倍のトランジスタP3 (図3) により、5倍の電流値にされ、図3に示す、自乗掛け算 回路21に供給される。

【0042】なお、この明細書における具体回路図にお 05 されるものである。 いて、トランジスタのエミッタ側に記載した数値は、標 準トランジスタに対するエミッタ面積比をそれぞれ示し ているおり、数値がないトランジスタは面積比が1であ る標準トランジスタを示している。

【0043】自乗掛け算回路21は、トランジスタQ7 ~Q10により構成される。トランジスタQ7は、容量 可変回路22を構成する差動増幅器の電流源を構成す る。そして、電圧源E1 (図2参照)からの電圧がトラ ンジスタQ8のコレクタに印加される。このトランジス タQ8のエミッタは、電流源 I 2を通じて接地されると 共に、トランジスタQ7のベースに接続されている。ま た、トランジスタQ8のベースは、トランジスタQ9の ベースに接続されると共に、電流源 I 3を通じて接地さ れている。トランジスタQ9は、ダイオード接続され、 トランジスタP3のエミッタ側に設けられている。ま た、トランジスタQ10もダイオード接続されており、 トランジスタQ9と接地間に設けられる。トランジスタ Q10のベースは、図2のトランジスタP4に接続され

ている。

【0044】この自乗掛け算回路21においては、入力 された電流 I CNTの 5 倍の電流値の電流 I CNT 5 が 自乗されて、トランジスタQ7を流れる出力電流 ISQと

【0045】自乗掛け算回路21の入力電流ICNT5 と、出力電流ISQとの関係は、

VBE7 ; トランジスタQ7のベース・エミッタ間電圧

IC7 : トランジスタQ7のコレクタ電流

10 VBE8 ; トランジスタQ8のベース・エミッタ間電圧

IC8 : トランジスタQ8のコレクタ電流

VBE9 ; トランジスタQ9のベース・エミッタ間電圧

IC9 ; トランジスタQ9のコレクタ電流

VBE10;トランジスタQ10のベース・エミッタ間電圧

15 I C10 ; トランジスタQ109のコレクタ電流

Is ;飽和電流

I in ;電流 I CNTの 5 倍の入力電流

VT ; kT/qで表され、常温では26 mVである。 ただし、kはボルツマン定数、Tは絶対温度、qは電子

20 の電荷量である

とすると、以下の式で表される。

【0046】すなわち、

VBE9 + VBE10 = VBE7 + VBE8

VT ln (IC9/5Is) + VT ln (IC10/5Is)

=VT ln (IC7/5 Is) +VT ln (IC8/Is)

VT ln (IC9 · IC10 / 5 I s · 5 I s)

=VT ln ( $IC7 \cdot IC8 / 5 Is \cdot Is$ )

 $IC9 \cdot IC10 / 5 I s \cdot 5 I s = IC7 \cdot IC8 / 5 I s \cdot I s$ 

 $I C7 = I C9 \cdot I C10 / 5 I C8$ 

... (2)

となる。

【0047】ここで、 IC9 = IC10 = Iin

 $I SQ = I in^2 / K i$ 

 $= (K r^2 / K i) \cdot VCNT$ 

となり、電流ISQは、入力制御電圧VCNTの自乗に比 例した値となる。

【0048】次に、可変容量回路22は、トランジスタ Q5, Q6, P1, P2, 抵抗R2, 容量C1および電 流源としてのトランジスタQ7により構成されている。 トランジスタQ5, Q6は差動増幅器を構成する。

【0049】この可変容量回路22の原理的動作は、あ る容量を流れる電流を増幅して元の電流と加算するもの であって、前記差動増幅器の増幅率を制御することによ り、等価的に容量値を変えようとするものである。この 45 ICIR = IM+IR=gm・VR+VR/R2 可変容量回路22は、等価的に、図4に示すような回路 で説明できる。

I C8=一定 IC7 = ISQ

であるので、(2)式は、IC8=Kiとすれば、

... (3)

【0050】すなわち、図4において、容量C1を流れ る電流IRを抵抗で電圧VRに変換し、この電圧VRを 任意の増幅率(gm)を持つ差動増幅器にて電流IMに 変換した後、元の電流 IRと加算した電流 ICIR を得

40 る。したがって、この回路のインピーダンス(容量値 Z CIR)は、増幅率gmを変えることで任意の値に制御す ることができる。

【 O O 5 1 】 可変容量回路 2 2 のインピーダンス Z CIR は、VCIR をその出力電圧とすれば、

 $VCIR = VR + (1/j \omega C 1) \cdot VR/R 2$ であるので、

ZCIR = VCIR / ICIR

 $= \{1 + (1/j \omega C 1) \cdot 1/R 2\} / (gm+1/R 2)$ 

=  $(R 2 + 1 / j \omega C 1) / g m \cdot R 2 + 1$ 

ここで、R2≦1/jωC1とすれば、  $ZCIR = 1 / \{j \omega C 1 (g m \cdot R 2 + 1)\}$ となる。

【0052】差動増幅器の増幅率gmは、この差動増幅 器のバイアス電流であるトランジスタQ7を流れる電流 05 I SQの値に応じたものとなり、

g m = I SQ / 2 VT

であるので、この例の可変容量回路22のインピーダン スZCIR(容量値)は、この差動増幅器のバイアス電流 ISQにより制御される。バイアス電流 ISQは、制御電圧 10 ることができる。 VCNTに比例するので、可変容量回路22のインピー ダンス Z CIR (容量値)は、制御電圧 V C N T に比例す るものとなる。

【0053】次に、発振回路23は、トランジスタQ して外付け)と、前記インピーダンス Z CIR との共振周 波数で発振する。この発振回路23の発振周波数FOSC は、

[0054]
$$F OSC = \frac{1}{2\pi \sqrt{L1 (gm \cdot R2 + 1) C1}}$$

$$= \frac{1}{2\pi \sqrt{L1 (\frac{ISQ}{2VT} R2 + 1) C1}}$$

$$I SQ = K s \cdot I CNT^2 であるので、$$

$$F OSC = \frac{1}{2\pi \sqrt{I CNT^2 \cdot K + K^2}}$$
ただし、K s、K、K \* は定数

となり、入力制御電圧VCNTが電流変換された電流 I CNTに応じたものとなる。

【0055】上述のように構成した、この実施の形態に おいては、自乗掛け算回路21を使用したことにより、 制御電流ICNTの変化量と発振周波数の変化量との比 を、ほぼ一定とすることができる。図5は、発振周波数 FOSC と、制御電流 I CNTとの関係を実験により求め たもので、曲線24は、この実施の形態の場合の自乗掛 け算回路21を用いた場合を示しており、曲線25は、 自乗掛け算回路21を用いなかった場合を示している。

【0056】ここで、発振周波数の変化量ΔFと制御電 流の変化量 $\Delta$ Iとの比を $M=\Delta$ F/ $\Delta$ Iとし、例えばI CNT=40 µ Aの時の比MをM1、ICNT=100 用いなかったときには、

 $M1 = -12 \times 10^9 \,\text{Hz/A}$  $M2 = -2.5 \times 10^9 \,\text{Hz/A}$ M1/M2=4.8

となり、一方、自乗掛け算回路21を用いたときには、

 $M1 = -6.5 \times 10^9 \,\text{Hz/A}$  $M2 = -5 \times 10^9 \text{ Hz/A}$ M1/M2=1.3

となる。すなわち、自乗掛け算回路21を用いることに より、発振回路21の発振周波数の変化量と、制御電流 ICNTの変化量との比の変動を少なくすることができ

【0057】以上のようにして、この実施の形態の局部 発振回路20は、可変容量ダイオードを用いずに構成す

【0058】次に、IC化された高周波増幅回路10の 具体回路例について説明する。

【0059】図6は、A/D変換回路15の基本構成を 説明するためのブロック図である。実際のA/D変換回 2、Q4により構成されており、コイルL1 (ICに対 15 路は、制御電圧VCNTが電流ICNTに変換されて入 力され、電流動作を行うものであるが、この図6では、 便宜上、電圧動作として説明する。

> 【0060】この図6のA/D変換回路は、4ビットの 出力B3~B0を得る場合の例であり、4個の基準電圧 20 源53、52、51、50と、4個の比較回路63、6 2、61、60と、減算回路73、72、71と、絶対 値回路83、82、81と、イクスクルーシブオア回路 92、91、90とからなる。

> 【0061】入力電圧Vin(この例の場合には、制御電 25 圧VCNT) の変化範囲が 0~Vmxとしたとき、

基準電圧源53の電圧値Vref3=Vmx/2 基準電圧源52の電圧値Vref2=Vmx/4 基準電圧源51の電圧値Vrefl=Vmx/8 基準電圧源50の電圧値Vref0=Vmx/16

30 に設定される。

【0062】そして、入力電圧Vinと基準電圧源53の 電圧値Vref3とが比較回路63で比較され、Vin>Vre f3のときには、その比較結果として、このA/D変換回 路のMSB(最上位ビット)出力B3が、ハイレベル、 35 すなわち、「1」となり、Vin<Vref3のときには、そ の比較結果として、このA/D変換回路のMSB(最上 位ビット)出力B3が、ローレベル、すなわち、「0」

【0063】減算回路73では、入力電圧Vinと基準電 40 圧源53の電圧値Vref3との差分ΔV3が求められ、絶 対値回路83で、この差分ΔV3の絶対値が求められ る。そして、この絶対値回路83の出力OUT2と、基準電 圧源52の電圧値Vref2とが比較回路62で比較され、 OUT2>Vref2のときには、その比較出力は「1」とな  $\mu$  Aの時の比MをM 2 とすると、自乗掛け算回路 2 1 を 45 り、0UT2< V ref2のときには、その比較出力は「0」と

> 【0064】そして、この比較回路62の出力信号と、 比較回路61の出力信号とがイクスクルーシブオア回路 92に供給され、このイクスクルーシブオア回路92か 50 らは、このA/D変換回路の最上位から2ビット目の出

カB2が、得られる。

【0065】また、減算回路72では、絶対値回路83からの信号0UT2と基準電圧源52の電圧値Vref2との差分 $\Delta V$ 2が求められ、絶対値回路82で、この差分 $\Delta V$ 2の絶対値が求められる。そして、絶対値回路83の出力0UT1と、基準電圧源51の電圧値Vref1とが比較回路61で比較され、OUT1>Vref1のときには、その比較出力は「1」となり、OUT1<Vref1のときには、その比較出力は「0」となる。

【0066】そして、この比較回路61の出力信号と、イクスクルーシブオア回路92の出力信号とがイクスクルーシブオア回路91に供給され、イクスクルーシブオア回路91からは、このA/D変換回路の最上位から3ビット目の出力B1が、得られる。

【0067】さらに、減算回路71では、絶対値回路82からの信号0UT1と基準電圧源51の電圧値Vref1との差分 $\Delta$ V1が求められ、絶対値回路81で、この差分 $\Delta$ V1の絶対値が求められる。そして、絶対値回路83の出力0UT0と、基準電圧源50の電圧値Vref0とが比較回路60で比較され、0UT0>Vref0のときには、その比較出力は「1」となり、0UT0<Vref0のときには、その比較出力は「1」となる。

【0068】そして、この比較回路60の出力信号と、イクスクルーシブオア回路91の出力信号とがイクスクルーシブオア回路90に供給され、イクスクルーシブオア回路90からは、このA/D変換回路の最下位ビットの出力B0が、得られる。

【0069】以上のようにして、入力制御電圧VCNTをA/D変換したデジタル出力B3~B0が得られる。

【0070】このA/D変換回路の実際的な回路例の一部を、図7~図10に示す。この図7~図10に示す回路は、ビット出力B3, B2を生成する回路部分を示すもので、電流動作を行うものである。

【0071】図7は、図6の比較回路63、減算回路73、絶対値回路83の部分を示すものである。図8は、図6のイクスクルーシブオア回路92、比較回路62、減算回路72および絶対値回路82の部分を示すものである。図9は、上記の各回路をバイアスするための電圧レギュレータ回路と、入力制御電流ICNTとの比較用の基準電流源Iref3、Iref2(図6の基準電圧Vref3、Vref2に対応)の生成回路の部分である。さらに、図10は、ビット出力B3およびB2により、切り換え制御されるスイッチSW1、SW2および容量11、12の部分を示している。

【0072】なお、図7~図10において、#10~#25で示す記号は、これらの回路図の間で実際には接続されている部分を示すものである。また、各トランジスタのエミッタ側に記載された小数字は、エミッタ面積比を示している。

【0073】この例においては、後述するように、標準 50

PNPトランジスタと、標準NPNトランジスタとを直列に接続し、それらトランジスタがBクラス動作をするようにすることにより、比較回路、減算回路、絶対値回路、イクスクルーシブオア回路を簡単な構成で実現できるようにしている。また、電流動作を行うようにすることにより、例えば1.5ボルト程度の低電圧でも動作し得るようにしている。

【0074】図9において、電圧源100は、この例では、2ボルトの電源電圧Vccを発生する。また、電圧10 源101は、例えば1.25ボルトの、温度に対して安定な特性を有するものとされた直流電圧VREGを発生する。電圧レギュレータ回路は、トランジスタQ25,Q26からなる差動増幅器を含んで構成されている。

【0075】トランジスタQ38のベースが、直流電圧 15 VREG によりバイアスされているので、このトランジス タQ38はオンであり、トランジスタP38、Q38お よび抵抗R14を通じて所定の電流が流れる。

【0076】トランジスタP34は、トランジスタP3 8とカレントミラー構成の関係にあるので、このトラン 20 ジスタP34およびダイオード接続されたトランジスタ P33,Q34を通じて電流が流れる。このとき、抵抗 R11により、トランジスタP33,Q34を通じて例 えば1μAの電流が流れるようにされる。

【0077】トランジスタQ25, Q26により構成さ 25 れる差動増幅器においては、トランジスタQ25のコレクタ出力がトランジスタQ25のベース側に負帰還されているので、これらトランジスタQ25, Q26のベース電位は、同電位となるようにされている。

【0078】この場合、トランジスタP33のエミッタ 30 電位を基準として制御がかかり、端子VBIASに、トラン ジスタP33のエミッタ電位に等しい安定化電圧が得ら れる。この端子VBIASに得られる安定な電圧は、図7に 示すように、各回路の電源電圧とされている。

【0079】この例においては、図7、図8に示すよう 35 に、標準PNPトランジスタP35, P37, P39, P61, P63, P65と、標準NPNトランジスタQ 35, Q37, Q39, Q63, Q65, Q67とが、 それぞれ直列に接続され、これらに、前記の端子VBIAS に得られる安定な電圧によりバイアスされている。

40 【0080】そして、この場合、トランジスタP33, Q34は、エミッタ面積は標準トランジスタの5倍の面 積なので、例えば、標準トランジスタであるトランジス タP35,Q35の直列回路に流れる電流は、0.2 $\mu$ Aとなり、これら標準トランジスタP35,Q35等の 45 ペアは、Bクラスにバイアスされるものである。

【0081】また、図9において、トランジスタQ4 1、抵抗R13は、基準電流 I ref3を得る電流源を構成 し、トランジスタQ42、抵抗R14は、基準電流 I re f2を得る電流源を構成する。

【0082】すなわち、電圧源101の直流電圧VREG

により、抵抗R15、ダイオード接続のトランジスタQ 51、抵抗R16を通じて所定の電流が流れる。トラン ジスタQ41, Q42は、トランジスタQ51とカレン トミラーの関係にある。そして、この例においては、ト ランジスタQ42のエミッタ面積比が「4」、トランジ スタQ41のエミッタ面積比が「8」であり、トランジ スタQ41には、トランジスタQ42の2倍の電流が流 れる。この例では、トランジスタQ42には10μAの 電流が、トランジスタQ41には20 µAの電流が、そ れぞれ流れるように構成されている。

【0083】図7において、減算回路73は、トランジ スタP28、P38で構成されており、トランジスタP 28に対して、入力制御電流 I CNTが供給され、トラ ンジスタP38側は、基準電流 I ref3の電流源に接続さ れている。そして、入力制御電流 I CNTと、基準電流 15 I ref3との差が、両電流の大小関係に応じて、比較回路 63の一部を構成するトランジスタP35あるいはトラ ンジスタQ35を通じて流れる。

【0084】比較回路63は、トランジスタP35, P 37, P39, Q35, Q37, Q39, P49, Q5 8を含んで構成される。また、絶対値回路83は、トラ ンジスタP46, P48, P51, Q53により構成さ れる。

【0085】そして、例えば、入力制御電流ICNT> 基準電流 I ref3であるときには、トランジスタP35は オン、トランジスタQ35がオフとなり、このため、ト ランジスタP37, Q39がオンとなり、トランジスタ P49がオンとなる。したがって、トランジスタP49 のコレクタ出力として導出されるビット出力B3は、ハ イレベル (「1」) となる。

【0086】また、入力制御電流ICNT<基準電流I ref3であるときには、トランジスタQ35がオン、トラ ンジスタ P 3 5 はオフとなり、トランジスタ Q 3 7 がオ ン、トランジスタQ39がオフとなるので、トランジス タP49がオフ、トランジスタQ58がオンとなり、ビ ット出力B3はローレベル(「0」)となる。

【OO87】そして、入力制御電流ICNT>基準電流 Iref3であるときには、差分の電流 △I3=ICNT-Iref3は、トランジスタP35, P26を流れる。ま た、入力制御電流ICNT<基準電流Iref3であるとき には、差分の電流 △ I 3 = I ref3 - I CNTが、トラン ジスタQ35, Q53, P51, P48を通じて流れ る。したがって、トランジスタP46、P48を通じて 流れる電流が加算された電流 I out2が次段に流れる。こ れは、絶対値回路83の動作となる。

【0088】トランジスタP46, P48のコレクタ は、基準電流 I ref2を構成する電流源となるトランジス タQ42 (図9) のコレクタに接続されているので、前 記電流 I out2と、基準電流 I ref2との差の電流が、図8 のトランジスタP61, Q63に流れ込む。これは、減 50 れら容量は、端子ARFAあるいは端子RFOTに並列

算回路72の動作となる。

【0089】比較回路62は、比較回路63と同様の構 成を備え、トランジスタP61, P63, P65, Q6 3, Q65, Q67, P76, Q72を含んで構成さ れ、また、絶対値回路82は、絶対値回路83と同様の 構成を備え、トランジスタP71, P74, P78, Q 74により構成される。

【 0 0 9 0 】 そして、例えば、電流 I out2 > 基準電流 I ref2であるときには、トランジスタP61はオン、トラ 10 ンジスタQ63がオフとなり、このため、トランジスタ P63, Q67がオンとなり、トランジスタP76がオ ンとなる。したがって、トランジスタP76のコレクタ 出力として導出される比較出力CMP2は、ハイレベルとな

【 O O 9 1 】また、電流 I out2<基準電流 I ref2である ときには、トランジスタQ63がオン、トランジスタP 61はオフとなり、トランジスタQ65がオン、トラン ジスタQ67がオフとなるので、トランジスタP76が オフ、トランジスタQ72がオンとなり、比較出力CMP2 20 は、ローレベル(「0」)となる。

【0092】この比較出力CMP2と、前記ビット出力B3 とは、トランジスタQ55, Q56とからなるイクスク ルーシブオア回路92に供給され、トランジスタQ56 のコレクタ出力として、ビット出力B2が得られる。

【0093】以下、比較回路61、減算回路71、絶対 値回路81、イクスクルーシブオア回路91および比較 回路60、イクスクルーシブオア回路90が同様に構成 され、上述したような電流動作により、各ビット出力B 1, B0がそれぞれ生成される。

【0094】なお、図7および図8において、トランジ スタP41, P45, Q44, Q45およびトランジス タP68, P70, Q68, Q70は、ヒステリシス回 路であり、A/D変換回路15の誤動作を防ぐためのも のである。

【0095】以上の回路構成における、ビット出力B 3、比較出力CMP2、ビット出力B2の関係を表す真理値 表を図11に示す。

【0096】図10は、以上のようにして得られたビッ ト出力B3およびビット出力B2に応じて容量の総合値 40 を切り替える回路の部分である。他のビット出力B1, BOについても同様に構成されるのは、前述と同様であ

【0097】図10の例は、合成総合容量値出力は、2 系統取り出されるように構成されており、端子ARFA 45 と、端子RFOTとのそれぞれから取り出される。いず れの端子を用いるかは任意である。

【0098】容量11aおよび容量11bのそれぞれ は、図1の容量11に対応し、容量12aおよび容量1 2 b のそれぞれは、図1の容量12に対応している。こ に接続されており、それぞれ図1のスイッチSW1およびスイッチSW2を構成するトランジスタPsw1a, Psw1bおよびトランジスタPsw2a, Psw2bを介して接地されている。

【0099】これらトランジスタPswla, Pswlbおよび 05トランジスタPsw2a, Psw2bは、ダイオード接続されており、これらトランジスタを通じて電流が流れるときには、容量と接地間は、交流的に短絡され、電流が流れていないときには、開放の状態になる。

【0100】このスイッチとしてのトランジスタ Psw1 a, Psw1bおよびトランジスタ Psw2a, Psw2bの回路に要求される性能は、短絡時には、十分にインピーダンスが低く、開放時には抵抗性、容量性、ともに十分に高いインピーダンスとなることである。

【0101】この例においては、図示のように、トランジスタPswla, PswlbおよびトランジスタPsw2a, Psw2bのエミッタ面積を大きくし(図示の例では、標準トランジスタの40倍)、短絡時のインピーダンスを下げるように構成している。

【0102】また、容量11a~12bは、PNPトランジスタPswla, PswlbおよびPNPトランジスタPsw 2a, Psw2bのエミッタと、NPNトランジスタQ60, Q64およびNPNトランジスタQ69, Q73のエミッタとの接続点に接続されているため、トランジスタのコレクタ・サブストレート間容量の影響を受けにくく、開放時には、十分に高いインピーダンスとなっている。

【0103】トランジスタPswla, Pswlbに流れる電流は、電流源トランジスタP59, P66により決定される。また、トランジスタPsw2a, Psw2bに流れる電流は、電流源トランジスタP73, P88により決定される。

【0104】そして、トランジスタPswla, PswlbおよびPsw2a, Psw2bに電流を流すか、否かの制御は、それぞれ差動接続の1対のトランジスタ、P57とP60、P64とP67、P72とP75、P79とP81、およびダイオード接続のトランジスタQ60, Q64, Q69, Q73とからなる回路により行なわれる。

【0105】差動接続の一方のトランジスタP57,P64,P72,P79のベースは所定値にバイアスされており、他方のトランジスタP60,P67のベースには、ビット出力B3が、また、他方のトランジスタP75,P81のベースにはビット出力B2がそれぞれ供給されている。

【0106】そして、例えば、容量11aについて説明すると、ビット出力B3がハイレベルとなったときには、差動接続のトランジスタP57,P40のうちのトランジスタP40がオフ、トランジスタP57がオンとなり、ダイオード接続のトランジスタQ60を通じてトランジスタPswlaに電流が流れるので、容量11aと接地間は短絡状態になる。

【0107】また、ビット出力B3がローレベルになったときには、トランジスタP40がオン、トランジスタP57がオフとなり、トランジスタPswlaには電流は流れず、容量11aは接地に対して開放となる。

5 【0108】容量11b、また、容量12aおよび12bについてのスイッチ制御もまったく同様にして行われ、ビット出力B3,B2の状態に応じて、容量11b,容量12aおよび容量12bと接地間との短絡、開放の状態がスイッチ制御される。

0 【0109】こうして、スイッチ制御回路15としての A/D変換回路の出力B3~B0により、4個の容量に ついて、接地間との短絡、開放の状態がスイッチ制御され、合成総合容量値が制御される。

【0110】この例の場合、容量11は100pF、容 15 量12は50pF、容量13は25pF、容量14は1 2.5pFに選定され、12.5pFごとのステップ間 隔で合成総合容量値が制御されるように構成されてい る。

【0111】入力制御電圧VCNTの変化範囲を0~4 20 ボルトとし、その変換電流 I CNTが0~40 μ Aの範 囲で変化するとした場合の、入力制御電圧VCNTとビット出力B3~B0との関係を図12に示し、また、電 流 I CNTと、スイッチSW1~SW4の状態と、合成 総合容量値との関係を図13に示す。

25 【0112】この実施の形態では、このようにして、総合容量値が1.25pFステップで変えられることにより、局部発振周波数のステップ変化と連動して、高周波増幅回路の同調周波数が変えられる。そして、この場合、1個の制御電圧入力端子30Tから入力された制御30電圧VCNTにより、局部発振周波数および高周波同調周波数が同時に変えられ、受信周波数が変えられるものである。

【0113】なお、スイッチ制御回路を構成するA/D 変換回路15は、上述の例のように4ビットではなく、それ以上のビット数の構成とすることも容易にでき、さらに、細かいステップで総合容量値を変化させることも可能である。

【0114】以上のようにして、この実施の形態のラジオ受信機においては、高周波増幅回路と局部発振回路と40 は、共に可変容量ダイオードを用いない構成であり、IC化が容易である。また、電圧昇圧回路も不要となるので、安価に、デジタルチューニング方式のラジオ受信機を製造できる。

【0115】そして、1個の制御端子を通じて入力され 45 る制御電圧VCNTにより、高周波同調周波数および局 部発振周波数が変えられるので、IC化のときのピン数 が少なくできると共に、ラジオ受信機の製造時のトラッ キング調整が容易になる。

【0116】なお、以上はデジタルチューニング方式の 50 AMラジオ受信機の場合について説明したが、高周波増 幅回路および局部発振回路の部分に、上述の構成のICを用いると共に、制御電圧VCNTを可変抵抗器を使用して生成するように構成することにより、アナログチューニング方式のAMラジオ受信機を実現することができる。このアナログチューニング方式のAMラジオ受信機 05の場合には、バリコンが不要になるため、コストが削減されると共に、受信周波数の制御を可変抵抗器で行うので、バリコンを用いる場合に比べて、部品レイアウトの自由度が向上する。

#### [0117]

【発明の効果】以上説明したように、この発明によれば、可変容量ダイオードを用いずに、IC化の容易な可変容量回路を実現することができる。したがって、この発明による可変容量回路を高周波増幅回路の同調容量に使用すれば、外付け部品が少なくなり、安価なデジタル 15 チューニング方式のAMラジオ受信機を提供することができる。

【0118】また、この発明によれば、IC化の容易なA/D変換回路を実現することができる。

#### 【図面の簡単な説明】

【図1】この発明によるAMラジオ受信機の一実施の形態の回路図である。

【図2】図1の実施の形態の一部の具体回路例を示す図である。


【図3】図1の実施の形態の一部の具体回路例を示す図 である。

【図4】図1の実施の形態の要部の説明のための図であ

【図5】図1の実施の形態の要部の説明のための図であ る。

【図6】図1の実施の形態の一部の回路の基本的構成を 説明するためのブロック図である。

【図4】



【図7】図7に示した回路の具体回路例の一部を示す図である。

【図8】図7に示した回路の具体回路例の一部を示す図である。

05 【図9】図7に示した回路の具体回路例の一部を示す図 である。

【図10】図7に示した回路の具体回路例の一部を示す図である。

【図11】図7に示した回路の具体回路例の動作を説明 10 するための図である。

【図12】図7に示した回路の具体回路例の動作を説明するための図である。

【図13】図7に示した回路の具体回路例の動作を説明するための図である。

15 【図14】AMラジオ受信機の基本的構成を説明するためのブロック図である。

【図15】従来のAMラジオ受信機を説明するための図である。

## 【符号の説明】


ICNT

|    | 213 4 - 102732 |                   |
|----|----------------|-------------------|
| 20 | 1 0            | 高周波增幅回路           |
|    | 1 0 L          | バーアンテナ            |
|    | 11~14          | 高周波増幅回路の同調容量      |
|    | 1 5            | スイッチ制御回路(A/D変換回路) |
|    | 2 0            | 局部発振回路            |
| 25 | 2 1            | 自乗掛け算回路           |
|    | 2 2            | 可変容量回路            |
|    | 2 3            | 発振器               |
|    | 3 0            | 電圧電流変換回路          |
|    | 3 O T          | 制御電圧の入力端子         |
| 30 | $SW1 \sim SW4$ | <b>・ スイッチ</b>     |
|    | VCNT           | 制御電圧              |


【図11】

制御電圧VCNTの変換電流


| ピット出力B3  | LOW | LOW  | HIGH | HIGH |
|----------|-----|------|------|------|
| 比較出力CNP2 | LOW | HIGH | LOW  | HIGH |
| ピット出力B2  | LOW | HIGH | HIGH | LOW  |





【図2】




【図3】











【図9】



【図10】



【図12】

| 入力電圧 (Vin)    | B 3  | B 2  | B 1  | BO   |
|---------------|------|------|------|------|
| 0.0~0.25 (#M) | HIGH | HIGH | HIGH | HIGH |
| 0. 25~0. 5    | HIGH | HIGH | HIGH | LOW  |
| 0. 5~0. 75    | HIGH | HIGH | LOW  | HIGH |
| 0.75~1.0      | HIGH | HIGH | LOW  | LOW  |
| 1.0~1.25      | HIGH | LOW  | HIGH | HIGH |
| 1. 25~1. 5    | HIGH | LOW  | HIGH | LOW  |
| 1. 5~1. 75    | HIGH | LOW  | LOW  | HIGH |
| 1.75~2.0      | HIGH | LOW  | LOW  | LOW  |
| 2. 0~2. 25    | LOW  | HICH | HIGH | HIGH |
| 2. 25~2. 50   | row  | HIGH | HIGH | LOW  |
| 2. 50~2. 75   | LOW  | HIGH | LOW  | HIGH |
| 2. 75~3. D    | Low  | HIGH | LOW  | LOW  |
| 3. 0~3, 25    | LOW  | LOW  | HIGH | HIGH |
| 3. 25~3. 5    | LOW  | LOW  | HIGH | LOW  |
| 3. 5~9. 75    | LOW  | LOW  | LOW  | HIGH |
| 3. 75~4. 0    | LOW  | LOW  | LOW  | LOW  |

【図13】

| 人力電統 I C N T | SWI  | SW2 | SW3 | SW4 | 容量合計   |
|--------------|------|-----|-----|-----|--------|
| 0.0~2.5 (µA) | OFF  | OFF | OFF | OFF | 0 (pF) |
| 2.5~5.0      | OFF  | OFF | OFF | ON  | 12.5   |
| 5.0~7.5      | OFF  | OFF | ON  | OFF | 25     |
| 7.5~10.0     | OFF  | OFF | ON  | ON  | 87. 5  |
| 10.0~12.5    | OFF  | ON  | OFF | OFF | 50     |
| 12.5-15.0    | OFF  | ON  | OFF | ON  | 62.5   |
| 15.0~17.5    | OFF  | ON  | ON  | OFF | 75     |
| 17.5~20.0    | OFF  | ON  | ON  | ON  | 87. 5  |
| 20. 0~22, 5. | ON   | OFF | OFF | OFF | 100    |
| 22. 5~25. 0  | ON . | OFF | OFF | ON  | 112.5  |
| 25. 0~27. 5  | ON   | OFF | ON  | OFF | 125    |
| 27.5~30.0    | ON   | OFF | ON  | ON  | 137.5  |
| 30.0~32.5    | ON   | ON  | OFF | OFF | 150    |
| 82. 5~35. O  | ON   | ON  | OFF | ON  | 162.5  |
| 85.0~87.5    | ио   | ON  | ON  | OFF | 175    |
| 37. 5~40. 0  | ON   | ON  | ON  | ON  | 187.5  |

【図15】

